网站公告列表

  没有公告

加入收藏
设为首页
联系站长
您现在的位置: 超前科技开发网 >> 文章中心 >> 可编程逻辑器 >> CPLD >> 文章正文
  [推荐]全局输入脚如GCLK等是干什么的?           ★★★ 【字体:
EPM7000S的几个全局输入脚如GCLK等是干什么的?怎么在编程中使用?
作者:佚名    文章来源:电子技术应用    点击数:    更新时间:2006-8-5    


GCLK:全局时钟脚,这个脚的驱动能力最强,到所有逻辑单元的延时基本相同,所以如系统有外部时钟输入,建议定义此脚为时钟输入脚。如想用其他脚为时钟输入,必须在菜单:Assign->Global project logic synthesis->Automatic global选项中把GCLK前面的勾去掉。这样任意一个I/O脚均可做时钟输入脚。
OE1:全局输出使能,如有三态输出,建议由此脚来控制(也可由内部逻辑产生输出使能信号),优点和用法同上。
OE2/GCLK2:全局输出使能/全局时钟脚,两者皆可。
GCLRn:全局清零,如有寄存器清零,建议由此脚来控制(也可由内部逻辑产生清零信号),优点和用法同上。

分配这些脚和分配普通I/O脚是一样的, 先在Assign->Device中选好器件型号,再在Assign>-Pin中填入你想分配的管脚号和类型,或直接在原理图中选中Input或Output,点鼠标右键,选Assign Pin,填入你想分配的管脚号,编译一遍即可。但要注意菜单:Assign->Global project logic synthesis->Automatic global选项l中的设置。
欢迎进入超前MCU技术论坛对 EPM7000S的几个全局输入脚如GCLK等是干什么的?怎么在编程中使用?进行讨论!

文章录入:armopen    责任编辑:armopen 
  • 上一篇文章: 没有了

  • 下一篇文章:
  • 发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口
    最新热点 最新推荐 相关文章
    安装使用ByteBlaster下载电缆
      网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)
    Copyright 2003-2006 www.mcu123.com© All Rights Reserved
    版权所有 © 超前科技开发网
    粤ICP备05005262号